MENU

SEARCH

INDEX

DETAIL

1/1



PATENT ABSTRACTS OF JAPAN

(11)Publication number: 11087512

(43)Date of publication of application: 30.03.1999

(51)Int.CI.

H01L 21/82

(21)Application number: 09236948

(22)Date of filing: 02.09.1997

(71)Applicant:

(72)Inventor:

NIPPON TELEGR & TELEPH CORP (NTT)

OTSUJI TAIICHI UMEDA YOTARO ENOKI TAKATOMO


(54) WIRING STRUCTURE OF SEMICONDUCTOR INTEGRATED CIRCUIT

(57)Abstract:

PROBLEM TO BE SOLVED: To realize a high-speed and low-characteristic impedance signal wiring on the same space as that in prior art for enabling a high speed operation, without being restricted by wiring parasitic effect.

SOLUTION: This wiring structure comprises a ground wiring 12 having a

SOLUTION: This wiring structure comprises a ground wiring 12 having a width L as a first metal wiring layer on the top surface of a semiconductor substrate 11, a layer insulating film 13 formed on this wiring 12 and a top surface of the semiconductor substrate 11, and a signal wiring 14 having a width W as a second metal wiring layer above the center of the ground wiring 12 and thus a structure having the laminated ground and signal wirings 12, 14 which form microstrip lines.



LEGAL STATUS

A * 75

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998 Japanese Patent Office

MENU

SEARCH

INDEX

DETAIL

(19) 日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出顧公開番号

特開平11-87512

(43)公開日 平成11年(1999)3月30日

(51) Int.Cl.

識別記号

HO1L 21/82

FΙ

H01L 21/82

W

審査請求 未請求 請求項の數3 〇L (全 8 頁)

(21)出願番号

特顯平9-236948

(22)出版日

平成9年(1997)9月2日

(71)出職人 000004226

日本電信電話株式会社

東京都新宿区西新宿三丁目19番2号

(72)発明者 尾辻 泰一

東京都新宿区西新宿三丁目19番2号 日本

電信電話株式会社内

(72)発明者 楳田 洋太郎

東京都新宿区西新宿三丁目19番2号 日本

電信電話株式会社内

(72)発明者 榎木 季知

東京都新宿区西新宿三丁目19番2号 日本

電信電話株式会社内


(74)代理人 弁理士 鈴江 武彦 (外2名)

(54) 【発明の名称】 半導体集積回路の配線構造

(57)【要約】

【課題】高速且つ特性インピーダンスの低い信号配線を 従来と同等のスペースで実現して、配線寄生効果に制約 されずに、より高速動作を可能とすること。

【解決手段】半導体基板11の上面に、第1の金属配線層として幅1を有したグランド配線12が形成される。このグランド配線12及び半導体基板11の上面には、層間絶縁膜13が形成される。この層間絶縁膜13上で、上記ブランド配線12の中央部の上がには、第2の金属配線層として幅Wを有した信号配線14が形成される。この半導体集積回路の配線構造は、グランド配線12と信号配線14とが積層された構造となっており、グランド配線12と信号配線14によってマイクロストリップ線路が形成される。



【特許請求の範囲】

【請求泊1】 半導体基板上に誘電体材料を層間絶縁膜 として少な、とも2層の金属配線層を有し、複数の論理 回路セルを接続して成る半導体集積回路に於いて、

第1の論理回路セルの信号出力と第2の論理回路セルの 信号スカビを接続するもので、上記金属配線層の最下層 を除り接金属配線層に互いに平行して形成される少なり とも1つの信号配線と、上記信号配線よりも下層の金属 配線層に形成されたグランド配線とを有した疑似マイク ロストリップ線路構造を具備することを特徴とする半導 10 上に配線層でが形成される。 体集積回路の配線構造。

- 請求項1に記載の半導体集積回路の配線 【請求項ご】 構造に於いて、

上記グラント配線が配線幅しを有して上記信号配線と示 行して所収され、該信号配線の配線幅Wに対する上記で ラント配線の配線幅しの比(L/W)が1乃至10であ ることを特徴とする半導体集積回路の配線構造。

【請求順3】 請求項1に記載の半導体集積回路の配線 構造に差いて

上部信号配線は所定間隔がおかれて互いに平行に配置き れたこうり信号配御で構成されることを特徴とする半導 体集積回路の配線構造。

【発明の詳細な説明】

[1000]

【毎明の属する技術分野】この発明は半導体集積回路に 関し、より詳細には化合物半導体による高速論理集積可 路に於いて回路動作速度の向上に有用な配線構造に関す るものである。

【りりり2】

【従来ハ技術】信号識別回路や信号多重化回路等の小規 模論理集積回路では、論理回路セル間の信号線接続に は、通常・数百µmから1mm程度の配線長が小要とな る。通常、高速な回路ほど、信号配線長を極力短縮する ことが、基本的な設計手法として実施されている。

【0003】また、信号配線の設計に於いては特性イン ピーダンスを考慮することはなべ、いわゆるインピーダ ンス整合設計を行うことはない。これは、信号配練長 が、それを伝搬する信号の被長に対して1/10程度は 下の場合には、信号配線を単純な集中定数署子としても ゴル化することが可能であり、信号線路の特性インビー ダニスとその線路を接続する回路の入出力インビーダン ストの汗盤合によって生じる多重反射による披刑歪みを 小配 いなくて済むからである。

【0004】超高速論理回路といった場合には「従来で は20Gbitどs程度のピッド、ハートが上限りなる が、半導体基板上の何れかの配線層上に信号配線が布線 された場合、400μm程度の配線長までは集中定数と して取り扱うことができる。この場合、信号配線を電気 的に見たときに、寄生容量成分が主で、寄生インダクタ ンス成分はその寄与が小さり、縹路が接続される端子の「50」ンピーダンス(数10Q貝下)と整合しない。そのた

抵抗成分と配線の寄生容量を含む容量成分の積で与えら れる時声数成分が回路動作速度を建速することになる。

2

【0005】 したがって、従来に於いては、図7(a) 若し、は(b)に示されるような構造をとっていた、例 えば、図7(a)に於いて、半導体集積回路の配線構造 は、半導体基板1上に配線層はが形成され、更にこり配 線層2及び半導体基板工上に層間絶縁膜3が形成され る。または、図で(b)に示されるように、半導体基板 1上に層間絶縁膜3が形成され、更にこの層間絶縁模3

【0006】このように、従来は、セル間の高周波信号 接続には配線寄生容量成分の抑止に主眼が置かれ、配線 **滑さらしては、第1層若し、は第2層で狭線幅の配線が** 用いられていた。この場合。1) 半導体基板の誘電率が 見え、特に化合物半導体では実効誘電率が了前後と高 一、波長短縮率がたきい(言替えれば伝搬速度が遅 い)、2)線路の特性インピーダンスは1500前後と 高し、通常500以下と低い高速論理回路の出力インピ ニダンスと驚合しない、という性質を有らていた。

【0007】しかしながり、回路動作速度の向上と共に 信号配線が改第に分布定数線路として見えばじめ、40 G b i t / 'ス以上では、その信号配線が及ぼす寄生効果 によって回路動作速度が大きり制限されていた。

[0008]

【発明が解決しようとする課題】上述した従来技術の性 質により、特に配線長が信号改長と同等となる数10G b/5以上の高速動作領域に於いては、配締伝搬遅延時 間と多重反射による波形器みが回路動作速度を制限する 要因として顕在化していた。以下、これについて具体的 30 に詳述する。

【0009】高速論理回路に於いては、エミッタ結合論 理回路(ECL Emitter-Coupled L og (c)、若し引は2003結合で10工論理回路(SC FL Source Coupled FET Log 1 c)といった回路構成が用いられる。これらの論理回 路の出力には、負荷駆動力の高いエミックフォコワ、若 しくはソースフォロワが常用される。

【ロロ1ロ】これらの回路の出カインピーダンスは、お おまかに言えばそれらを構成する トランジスタのトラン 40 スコンダクタンスの逆数で与えられ、数100以下と低 いものである。例えば、エミュタフォロワでは100以 下、ソースフォロワでは20~60Ω程度である。

【0011】一方、論理回路の入力はトランシスタのペ 一ス、若してはゲート電極であり、それらの入力イレビ ーダンスはエミッタ結合論理回路で数百Ω以上、ソース 結合FET 論理回路で数k Q1(七と高い。したがって、 ビントレートの向上と共に、両者を接続する信号配線長 か信号波長の1~10よりも長っなり、且つ信号配線の 特性インピーダンス(~180Ω)が論理回路の出力イ

め 出力された信号が次段の入力端ではぼ全反射し、その反射波が今度は出力端に到達して逆相となって反射 し、そり反射波が信号線路を伝搬して入力端に到達し、 元々の人人力信号に重量することになる。

【0012】実際には、この多重反射が繰り返され、依 版の入が端では信号線路の圧復の伝搬遅延時間の整数倍 ずれた位置に多重反射波が重量され、その結果として信 号波形ができる場合でしまうことになる。

【10013】図8は、この歪んだ信号波形を表す特性図である。図8では、ナンシウム・溝(InP)基板上に集積された高電子移動度トランシスタ(HEMT)によるソース結合トビ工論理回路を例にしており、高電子移動度トランジスタはトランスマンダクタンス20mS。ドレイニュンダクタンス2mS、電流利得端断周波数130GHzドレ、信号配線は複路幅1、5mm、線路長450mmで最下層配線層に形成される。

【0014】人力信号には400b 「くり疑似ランダムパルスパター」が用いられ、第2の論理回路セルの人力端に炉けるアイバター」が示される。尚、本数値解析には回路フェルト - タHSPICEが用いられている。また、アイ欄目が大幅に劣化しているのがわかる。

【0015】以上のように、従来に於いては、1) 信号配線の特性アンピーダンスが回路の出力インピーダンス に比べてかなり高いこと、2) 伝教速度が遅いこと、に よって新速動作領域で大きな設所至みを生じていた。

【0016】信号配稿の幅を単純に拡幅することで特性 インピーダンスの低減が可能であるが一整合度が改善される数100以下まで低減するには5倍以上に拡幅しな ければならない。そのため、配締部分の占有面積の増大 を招き、そのことが回路全体を高空速に集積することを 疎外して高速動作を妨げることとなり、現実的な解析に は至らないものであった。

【0017】この発明は上記の課題を解決するものであり、そり目的は高速且の特性インピーダンスの低い信号配線を従来と同等のスペースで実現することによって、配線寄生効果に制約されない。より高速動作が可能な手導体集積回界の配線構造を提供することである。

[0018]

【腰顆を解わするための手段】すなわれこの急時は、空 導体基板上に誘電体材料を層間絶縁障として少なくとも 2層の金属配線層を有く一複数の論理回路セルを接続して成る半導体集積回路に於いて、第1の論理回路セルの信号は力とを接続する もので、上部金属配線層の最下層を除っ診金属配線層に 互いに平行して無成される少なっとも1つの信号配約 と、上配信が配線よりも下層の金属配線層に形成された グラント配線とを有した疑似マイクコフトリップ線路構 造を具備することを特徴とする。

【0019】この発明にあっては、半導体基板に近い下 信号配線14の周波数応答、信号配線14が感じる実効 層配線層にグラント配線を形成することによって、その 50 的な誘電型と特性インセーダニスを算出することができ

上層に位置する信号線路に対して半導体基板の高い誘電 率を離気的に遮蔽し、信号配線の実物誘電率を層間純線 膜と同等に低下せしめている。このことが、信号線路の 伝搬速度を向上せしめると同時に信号線路の整性インピーダンスを低下せしめる。前者の効果によって、信号配線を集中定数としてみなすことができる周波数の上限を 広げることができ、更に後者の効果によって信号線の 維性インピーダンスとそれを接続する論理回路の出力インピーダンスとの整合度を同上できる。したがって、例 え信号配線を守布定数とみなきなければならない高周級 領域に於いても、インピーダンス下整合に起因した多重 反射による信号級形形みを抑止し、配線寄生効果に制め されない。より高速動作が可能な集積回路を展現することができる。

4

[0020]

【発明の実施の形態】以下、図面を参照してこの発明の 実施の形態を説明する。図1は、この発明の第1の実施 の形態を以よ半導体集積回路の配線構造の構成例を示し た新面図である。この第1の実施の形態では、最く単純 20 な構成として、信号配線が単線構造の場合について示し ている。

【0021】図1に於いて、半導体基板110上面には、第1の至属配線層として幅1を有したグランド配線12が形成されている。そして、このブランド配線12及び半導体基板110上面には、層間絶縁膜13が形成される。更に、この層間絶縁膜13上で、上記グランド配線12の中央部の上方には、第2の金属配線層として幅Wを有した信号配線14が形成されている。

【0000】このように、第1の実施の升態に於ける半 30 博体集積回路の配線構造は、グラント配線10と信号配 線14とか積層された構造となっている。また、信号配 線14の上部は、空気により充満されている。そして、 この配線構造は、グランド配線10と信号配線14によって、いわゆるマイクロス・リップ線路が形成されている。

【0003】第1の実施の所能に於ける副線構造は、通常の化合物半導体集積回路の加工技術を想定して、半導体基板は1nPで厚み600am、金属配線層であるグラント配線12及び信号配線140線幅Wは最小許容幅に近い2am、厚みは1.5amとする。一方、グラント配線10は、信号配線14に比上で十分に広い領域に形成されるものとし、簡単のために信号配線14と平行な幅1を有した配線として与えにれ、線幅1を20am、厚みは0.7amとする。

【0024】上記層間網線膜13は、電化シリコン(8iN)で形成され。配線部分の絶線膜厚、すなわち層間 距離日を1、5μmと仮定する。電磁界解析によって、 信号配線14の高波数応答、信号配線14が感じる実効 的な誘電空と特性インビーダンスを算出することができ る。この第1の実施の形態の場合には。実効誘電率は金 生いリコンの比誘電率(6 9)より示さい4、3程度 川頂となり、また特性・シピーダースは40Ωとなる。

【0025】こうした信号配線14を実際の論理回路セ **ル間の接続に用いた場合の信号皮形について、従来技術** で紹介した図8の場合と比較して説明する。図には、図 1の配線構造が適用された信号配線と、信号を送出する 第1の論理回路セル及び信号を受ける第2の論理回路で ルの一構成例を示した区である。

【0026】接続する論理可路セルの構成やトランジス。 夕性能等の条件は、上げした旋来列と同一のものとす。 る。すなわち、InP(インンタム・燐)基板上に集積 されたHEMI(高電子移動度ドランジスタ)によるソ 一四烯合EET論理(SCEL)回路を例にしており、 HEM1はトランスコンダクタンスピOmS。トレイン コンダクタンス2mS、電流制得遮斯周波数190GH ァとし、信号配線の線路長は450 a mとする。

【0027】図2に於いて、信号配線14は第1の論理 回路セニ 1.6 と第じり論理回路セル17 の間に接続され でいる。上記第1の論理回路16セルと第2の論理回路 世中16は同一構成がもかであり、遊動論理可路18に ソースフォロワ19か挺続接続されている。

【0028】上述したとおり、第2の論理回路セル17 の入力インピーダンスは数kΩと非常に高いひで、入力 端に到達した信号は、ほぼ全反射することになる。した がって、彼形応答に於いて重要となるのは、第1の論理 - 回路セル16の出カインピーダンスZo片信号線路14 の特性インピーダンスの整合度である。第1つ論理回路 セル16の出力インピーダンスZoは、ソースフォコワ を構成するトランジスタのトランスコンダクタンス(G) m) とトラインマンダクタンス (いすく) によって、以 下のように近候的に与えられる。

 $Z \circ \oplus \bot$, (G m + G d s)

 $=4.5 (\Omega)$

したかって、入力端での電圧反射係数はり、03と小さ

【0009】図8と同様に、回路にミュニー タHSPI モEを用いて40Gb。sの疑似ランダムバルスパター ンに対する第2の論理回路コルトでの入力端にがけるア イパターンを計算した。

【0030】図3は、このアイパターンの結果を示した 特性図である。図3によれば、ほとんど多重反射の無 い、極めて良好なアイ関しが得られているのがわかる。 図1及び図8に示された従来例では、信号線路の特性イ シピーダンスが180Ωであったが、その場合の入力端 での重圧反射係数は一0.6と大きし、インヒーダンス 不整合が波形歪みをもたらしていることがわかる。向、 最下層配線層にグラント配線を設けない従来皮術では、 実効誘重単は6、1程度と高い。そして、その従来配線 の伝搬速度は、本実施の形態による信号配線(実効誘電 50 る。こり第2の実施の刑能の場合には、実効誘電率は窒

率は4.3)のぞれよりもこ0%低い。

【0031】上記トランパスタを用いてエミッタ結合論 理回路形式の信号多重回路を設計した場合。HSP1C Dによるシミュレーションでは、従来技術による配線構 **造に比して本発明による配線構造を用いた場合は、20** %程度の回路動作速度の改善が可能となる。 トランジス タの速度性能が向上するにつれて、この改善効果は更に 増して行う。これは、トランジスタ素子が高速化して も、抵抗素子や電極寸法を縮小することにはしなからな 10 いので、回路間の接続に要する配線長はほとんど変わら ないためで、従来技術によれば、信号配線の伝搬遅延時 間が信号波長の1/4程度となる周波数が応答帯域の上 限となってしまうからでもる。

6

【0032】次に、この毎明の第2の実施の所能を説明 する。図4は、この発明に於ける第2の実施の形態で半 導体集積回路の配線構造の構成例を示した断面区であ

【0033】高速な論理回路では、論理回路セル間の接 続に相補信号接続が用いりれた完全差動構成をとること 20 が多い、この第2の実施の形態は、その場合への本発明 の適用をを示すものであり、2.4の信号配線が互いに手 行して形成されている場合について示している。

【0034】区4に於いて、半導体基板11の上面に は、第1の金属配線層として幅しを有したグラント配線 12が形成されている。そして、このグラント剖締12 及び半導体基板11万上面には、層間絶縁障13が形成 される。更に、この層間絶縁膜13上で、上記グラント 都線12の中央部の上方CDは、線幅Wを有した2つの第 2金属配練層である信号配練14a及び146か、間隔 |30|||Sで平行して配置されている。

【0035】すなわち、通常の化合物半導体集積回路の 加工技術を想定して、平導体基板はInPで厚み600 am、ゲランド配線12及び信号配線14a、14bは 金(Au)で形成される。そして、信号配線14a、1 4 b の縛幅Wは最小許容幅に近い2 g m、厚みは1、5 amとされる。また、グラント配線12の線幅上は10 um、厚みはO. 7 umとされる。更に、層間絶縁膜1 3は蜜化シリコン(SiN)で形成され、配縛部分の絶 緑膜厚、すなわち層間距離Hは1.5ヵmと仮定する。

【0036】この例のような相補信号配練では、信号配 縟の等長化が必要なことと、同相雑音成分除去効果を高 めることのために、信号配御幅と同程度にまで開隔らを 独めて平行に配設するのが常道である。そこで、第2の 実施の形態でも、信号配線14aと14kとの間隔5 は、各信号配線14a、14トの線幅Wに等しい2ヵm とされる。

【0037】電磁界解析によって信号配線14a、14 bの周波数応答、信号配線14a、14bが感じる実効 的な誘電率と特性インビーダンスを算出することができ 化シリコンの比誘電率(6 9)より小さい3、4程度の値となり、また特性インピーダンスは33Qとなる。 ちなみに、特性インピーダンスが図1に示される第1の 実施の形態に比べて低いのは、解接する信号配線との結合によって容量成分が増加するためである。図3は、1 うした配線によって接続される論理回路セルを含む回路 構成の一例を示したものである。

【0038】図5に於いて、信号配線14a及び14bは、第1の論理回路セルと1と第2の論理回路セルと2 り間に接続されている。上記第1の論理回路と1セルと 第2の論理回路セルと2は同一構成のものであり、差動 論理回路23にソースフォロフ24a 24bが縦続接 続されている。

【0039】両、信号配係14a、14bに機構される 論理回路サルの基本構成やトランジスタ性能等の条件 は、上述した図2と同一のものとする。図5の回路構成 は、ソースフォンワ24a、24bが差動出力信号の双 方に接続され、それらの出力が信号配線14a、14b を作して第1の論理回路セル22の差動入力に接続され ている点のみが上述した図2の構成と異なる。

【0040】すなわり、1mP属板上に集積された日日MT (高電子移動度・ランスタ) によるソース結合ト 日下論理同路を例にしており、HEMTはトランスコンダクタンスと0mS、ドレインコンダクタンスとmS。 電流利得遮断周波数1906日よとされ、信号配線14a及だ146の線路長は450amとされる。

【0041】上述したとおり、第2の論理回路ペル22の入力インピーダンでは数k Qと非常に高いので、入力端に到達した信号はほぼ全反射することになる。 したがして、皮形広答にがいて重要となるのは、第1の論理回路セルコ1の出力インピーダンスのと信号線路Sの特性インピーダンスの整合度である。

【0042】第1の論理回路セル21の出力インピーダンススでは、上述したとおり、コースフォロリを構成するトランスタのトランスコンダクタンス(Gm)とトンインコンダクタンス(Gds)によって、以下のように近似的に与えられる。

 $Z \circ = 1$, $(Gm + Gd \circ)$

-45 (Q)

したがって、人力端での電圧反射係数は0.15となり、上述した第1の実施の形態より整合度は若干低下するが、それでも図8に示した従来例(0.6)の1/4以下と小さくなる。

【0043】この第2の実施の刑態では、特性インピー

ダンスがより低下する傾向を示すが、このような場合には、インピーダンス整合をより向上させることが可能である。すなわら、上記ソースフォロリカ出カインピーダンスはそれを構成するトランプスタカGmにほぼ反比例し、Gmはトランプスタサイスに比例することから、大きなトランジスタを用いれば論理回路といの出力インピーダンスをより低下させることができる。

8

【0044】例えば、1、5個ときいサイズのトランシスタを用いればらm、Gdsは、各を30mS、3mS 10 となって出力・コピーダンスZのは30Qに低減することができる。この場合の電圧反射係数は、0、05と十分小さくできる。したがって、図3に示したものと同等な放形応答特性を得ることができる。

【0045】このように、第2万実施力形態によれば、 下層金属配線層に形成されたグラント配線の効果によって、信号配線の特性インピーダンスを数100のオーダ に低く設定できるかで、論理回路セルカ曲カインピーダンスをその回路のトランジスタサイスで調整することに よって、はば完全なインピーダンス整合を果たすことが 20 可能となる。

【10046】加えて、下層金属配線層に形成したグラント配線の遮蔽効果によって実効誘電率を促来技術より低下できるので、伝搬速度が従来より向上でき、信号多重反射が問題とならない。当替えれば信号配線を集中定数として考慮できる周波数の上限を向上することが可能となる。

【0047】これらの効果によって、より高速な回路動作を実現することが可能となる。次に、この発明の第3の実施の形態を説明する。この第3の実施の形態は、上30 逆した第1及が第2の実施の形態に示された層間絶縁膜12を、より比誘電率の低い材料に置換えた場合について示す。したかって、その配線構造は、上述した第1及び第2の実施の形態と同様であるので説明を省略する。

【0048】現在、層間絶縁原としてはポリイミド(比誘電率3、今以下)やBCB(比誘電率2、8以下)といった種々の材料が利用されているが、層間絶縁原の誘電率の低下と共に、当然ながら信号配線の実効誘電率は低下し、且つ特性インヒーダンスは増大する。例えば、BCB(比誘電率2、8以下)の場合について、上述し40 た第1の実施の形態と第2の実施の形態とを比較する

【0049】 【表1】

と、下記表1のようになる。

	第1の実施の形態		第2の実施の形態	
	SIN	BCB	SiN	BCB
実効比請電率	4. 3	2. 0	3. 4	1. 7
伝搬速度	0.48c	0.71c	0.54c	0.77c
特性インピーダンス	42 Q	60Ω	33 Ω	46Ω

(cは真空中の光速度)

【0050】これより、比誘電率が2、8以下と低い層間絶縁膜を用いれば、伝搬速度を40~50%程度向上させることが可能であり、信号多重反射が問題とならない。言替えれば、信号配線を集中定数として考慮できる周波数の上限を、より一層向上することが可能となる。

【0051】また、その場合の特性インピーダンスは伝搬速度と同程度に増大するものの、依然600以下の低い値に留まるため、インピーダンス整合がたきり損なわれることはなり、論理回路セルの出力インピーダンスをその回路のトランジスタサイズで調整することによって、ほぼ完全なインピーダンス整合を果たすことが可能である。

【00002】もちろわ、配線の線路幅を拡幅することによっても特性インピーダンスを低酸できる。例えば、上述した第1の実施の形態が場合では、信号線幅を44mに倍増することで特性インピーダンスは44Qに、信号線幅を3倍の64mに拡幅することで34Qにそれぞれ低減することができる。よって、低誘電材料の導入によって、本発明の効果はより増大すると言える。

【0053】次に、この発明の第4の実施の形態について説明する。ここでは、信号配線14の線幅Wになする グランド配線12の線幅Lの比をパラメータとして、グランド配線12の効果について説明する。

【10054】この第4の実施の所態の配線構造は、上述した第1の実施の所態と同様であり、層間絶縁厚13として5iNとBCBの両者について示す。信号配線14の線幅Wが2μmに固定されて、グランド配線12の線幅上に対する特性インピーダンスト伝搬速度の変化の様子が、図6の特性図である。

【0055】図のより、グラント配線12の線幅Lが僅かに存在しばじめると、特性インピーダンスは急機に低下しばじめる。そして、信号配線14の線幅Wと同程度になると、グランド配線12が存在しなかった場合の初期値の30%以下の50Qにまで低下する。この後は、1=2Wで45Q、1=30Wで43Q、1=10Wで42Qと、飽和傾向を示す。

【リの56】このことは、グランド配線としては信号線幅と同等の僅かな配線幅で十分なインピーダンス低減効果を有することを示している。また、伝搬速度もグランド配線幅の増加と共に向上し、軽に比誘電車の小さいBCBを履聞絶縁膜とする場合には、僅かなグランド配線幅で著しい速度向上が得られる。

【0057】以上により、グランド配締幅としては信号 線幅の1倍乃至は10倍の範囲で十分な効果を得ること ができる。したがって、信号配線スペースを充分に必要 とすることがなく、本発明の効果が得られる。

【0058】以上第1乃至第4つ実施の形態では金属配線層が2層の場合について述べたが、3層以上の多層金属配線層を有する場合にも適用可能であることは勿論である。つまり、信号配線の直下でより半導体基板に近い下層金属配線層にグランド配線を形成すれば良い。例えば、第1層配線層にグランド配線を形成し、第3層金属配線層を形成しても同様の効果を得ることができる。

[0059]

10 【発明の効果】以上のようにこの発明によれば、高速且の特性インピーダンスの低い信号配線を従来と同等のスペースで実現することができるので、配線寄生効果に制約されない、より高速動作が可能な半導体集積回路の配線構造を提供することができる。

【図面の簡単な説明】

【図1】 1 2 2条明 2 第 1 2 7 実施 2 所能を示す 半導体集積 回路 2 配線構造の構成例を示した断面図である。

【図2】図1の配線構造が適用された信号配線と、信号を送出する第1の論理回路セル及び信号を受ける第2の 20 論理回路セルの一構成例を示した図である。

【図3】この発明の第上の実施の無態による配線構造が 用いられた場合の信号披形型みの一例を示す特性図である。

【図4】 これ発明に於ける第2の実施の形態で半導体集 積回路の配線構造の構成例を示した断面図である。

【図5】図4の配線構造が適用された信号配線と、信号を送出する第1の論理回路セル及び信号を受ける第2の 論理回路セルの一構成例を示した図である。

【図6】図1の半導体集積回路の配線構造にかける信号 30 配線の実効比誘電率と特性インピーダンスのグランド配 線幅1に対する依存性について示した特性図である。


【図7】従来の半導体集積回路の配線構造の例を示した 断面図である。


【図8】従来の半導体集積回路の配線構造が適用された場合の信号波形歪みの一例を示した特性図である。


【符号の説明】

- 11 半導体基板。
- 10 グランド配線、
- 1.3 層間絶縁膜、
- 40 14、14a、14b 信号配線、
 - 16、21 第1の論理回路セル、
 - 17、22 第3の論理回路セル、
 - 18、23 差動論理回路、
 - 19、24a、24b ノース/オロ!?。

10







[図8]

